上级页面: Altium Designer设计演示教程

当Altium Designer与Workspace相连时，Components面板将列出Workspace中所有可用于项目设计的元件。对于此类元件，Components面板支持与Manufacturer Part Search面板搜索功能相同的搜索功能（包括基于字符串的搜索、分面搜索或两者组合），以及Find Similar Components功能。

如需打开Components面板，请单击应用程序窗口右下角的按钮，然后从菜单中选择Components。

Components面板Categories窗格（或面板紧凑模式下的下拉菜单）的All 类别入口下列出了可用Workspace库元件。当面板处于正常模式下时，单击Categories列表图标 或«图标，即可折叠或展开列表的显示内容。类别结构反映了相连Workspace中当前定义的元件类型（使用Preferences对话框的Data Management – Component Types页面查看和管理Component Types）。

用于浏览存储于Workspace的元件的Components面板。

The Components panel being used to browse components stored in a Workspace.

如需从面板放置元件，您可以：

单击Component Details窗格中的Place按钮——光标自动移至原理图边界内，并且光标上将出现浮动元件；定位该元件并单击放置。放置一个元件后，光标上将会出现相同元件的另一个实例；右键单击以退出放置模式。

当元件浮动在光标上时，您可以：

► 了解有关Schematic Placement & Editing Techniques的更多信息。

在对象放置期间，如果您按Tab键，则软件将暂停编辑过程，并以合适的模式打开Properties面板。软件默认最常编辑字段将高亮显示并可随时进行编辑。由于编辑过程被暂停，因此您可以使用光标（或按键盘上的Tab键）移至面板上的另一个字段。

完成编辑后，如下图所示单击Pause按钮（ ）以返回对象放置模式。或者，您也可以按Enter键以完成对象编辑并返回对象放置模式。

在放置过程中按Tab键可暂停编辑——单击屏幕上的Pause图标以返回元件放置模式。

使用Components面板，将通过Manufacturer Part Search获取的元件放置到多谐振荡器电路中。放置元件后，原理图应如下图所示。

您可以继续查找和放置元件。请注意，下图中的可折叠部分包含在放置过程中编辑元件的提示；与放置后编辑相比，在放置过程中编辑元件的效率更高。如果您选择在放置后进行编辑，请单击以选择元件并在Properties面板中对其进行编辑。

所有元件均已放置完毕，随时可以进行画线。

使用面板Search字段搜索：transistor BC547。

单击以在面板的结果栅格中选择所需晶体管，然后单击Place按钮（如下图所示）。此时，光标将变为十字交叉线，并且一个晶体管符号将浮动在光标上。您现在处于零部件放置模式下。如果您移动光标，则晶体管将随之移动。

暂时先不要放置晶体管！

您可以在将部件放置到原理图上之前，对其属性进行编辑；此项操作适用于浮动在光标上的任何对象。当晶体管仍浮动在光标上时，按Tab键以打开Properties面板。软件默认面板中最常使用字段将自动高亮显示并可随时进行编辑；在本例中，Designator字段将高亮显示。请注意，面板各个部分均可单独展开或折叠，这意味着您的面板可能看起来有所不同。

将Designator设置为Q1，并将Comment设置为可见。

展开Properties面板的Parameters部分并打开Footprint入口的Value下拉菜单。许多电阻器和电容器具有适用于不同密度水平的不同封装模型。请如下图所示，选择A类模型。

使用面板Parameters部分中的可见性控件，启用Capacitance参数的可见性并禁用其他参数的可见性。Capacitance参数的值将显示在设计区内的元件旁边。

右键单击搜索结果栅格中的电阻器，然后从上下文菜单中选择Place，具体如下图所示。

Properties面板的其中一项强大功能是其支持同时编辑多个选定对象。

使用Properties面板编辑多个选定对象的属性。旋转选定元件以将其字符串强制转移至默认位置。

至此，所有元件均放置完毕。请注意，上图所示元件彼此间隔放置，因此有足够的空间通过导线连接至每个元件管脚。这一点非常重要，因为您不能让导线从管脚底部穿过以与另一边的管脚进行连接；否则，两个管脚均将连接到导线。如果您需要移动元件，请单击并按住元件主体，然后拖动鼠标以重新定位该元件。

画线是在电路的各个元件之间建立连接的过程。如需在原理图上连接各个元件，请参考电路草图和下文所示动画。

使用Wiring工具对电路进行画线。在动画快结束时，您可以看到如何拖动导线。

可以通过编辑窗口顶部的Active Bar，使用每个编辑器中最常用的工具。

Active Bar上的按钮要么是单功能按钮，要么是多功能按钮。多功能按钮由位于右下角的白色小三角形表示。单击多功能按钮上的任意位置并按住一秒钟，或者右键单击该按钮——屏幕上将出现一个列出其他可用命令的菜单。最后使用的命令将成为该按钮位置的默认命令。

现在，每组彼此连接的元件管脚各自形成了所谓的网络。例如，一个网络包括Q1的基极、R1的一个管脚和C1的一个管脚。每个网络将自动获得一个系统根据该网络内其中一个元件管脚生成的名称。

为了易于识别设计中的重要网络，您可以添加Net Labels以分配名称。对于多谐振荡器电路，您将在电路中标记12V和GND网络，具体如下图所示。

至此，12V和GND网络均已添加Net Labels，这标志着原理图已完成。

放置网络标签，使其热点（左下角）触及原理图中最上方的导线，具体如下图所示。当网络标签正确定位并连接到导线时，光标将变为红色十字。如果光标变为浅灰色十字，则表示无法建立有效连接。

    网络标签位于可用工作区内（第一张图），并且定位于导线上（第二张图）。请注意红色十字。

您可以在下图所示Project Options对话框中配置项目特定设置（Project » Project Options）。项目选项包括错误校验参数、连接矩阵、类生成器设置，Comparator设置、Engineering Change Order（ECO）生成、输出路径和连接选项、Multi-Channel命名格式和项目级Parameter。

装配输出、制造输出和报告等项目输出均可从File和Reports菜单中设置。这些设置亦可存储在Project文件中，以便随时供该项目使用。或者，您也可以使用OutputJob文件配置输出，这样做的好处是您可以将OutputJob从一个项目复制到另一个项目。参见Preparing Your Design for Manufacture，了解更多关于输出配置的信息。

从您打开项目的那一刻起，即可使用Unified Data Model（UDM），并且您无需为此进行额外编译操作。这不仅可以提高编译速度，而且可以在Navigator面板中持续显示网络和元件列表，从而达到节省时间的目的。每次用户操作后，设计连接模型均会进行增量更新。这意味着您无需进行项目编译，即可查看Navigator面板中的内容，运行Bill of Materials（BOM）或执行Electronic Rules Check（ERC）。以下操作将不需要手动编译：

原理图不仅仅是简单的图纸——它们还包含了与电路有关的电气连接信息。您可以使用这种连接感知功能来验证您的设计。编译项目时（Project » Validate PCB Project），软件将在UDM和编译器设置之间进行逻辑、电气和制图错误校验。检测到的所有违规将显示在Messages面板中。

对话框页面：Error Reporting

Project Options对话框中的Error Reporting标签用于设置各种制图和元件配置检查。Report Mode设置显示违规的严重性级别。如果您想要更改设置，请单击要更改的违规旁边的Report Mode，然后从下拉列表中选择严重性级别。

配置Error Reporting标签以在编译项目时检测设计错误。

对话框页面： Connection Matrix

随着设计的推进，每个网络中的管脚列表均被集成到内存中。软件首先检测每个管脚的类型（例如，输入、输出、无源等），然后检查每个网络以查看是否存在不应该互连的管脚类型（例如，输出管脚与另一个输出管脚相连）。您可以在Project Options对话框的Connection Matrix标签中，配置允许相互连接的具体管脚类型。例如，查看矩阵图右侧入口并查找Output Pin。沿着这一行读取矩阵，直至到达Open Collector Pin列为止。两者相交的方块用橙色表示，说明在编译项目时，将原理图上的Output Pin连接到Open Collector Pin将产生错误状态。

您可以为每个错误类型设置单独的错误级别（即，从No Report到Fatal Error）。单击彩色方块以更改设置；继续单击以移至下一个校验级别。设置矩阵，以便通过Unconnected – Passive Pin生成Error，具体如下图所示。

Connection Matrix标签定义了在原理图上检查的具体电气条件；请注意，Unconnected – Passive Pin设置发生了改变。

对话框页面：Class Generation

Project Options对话框中的Class Generation标签用于配置从设计生成的具体类（然后使用Comparator和ECO Generation标签来控制是否将类传输到PCB）。在默认情况下，软件将为设计中的每张原理图图纸生成Component类和Room，并为每根总线生成Net Classes。对于诸如此类的简单、单页设计，不需要生成元件类或Room。请确保清除Component Classes复选框；此举还将禁用为该元件类创建ROOM的功能。

请注意，对话框的此标签还包括用于User-Defined Classes的选项。

Class Generation标签用于配置自动为设计创建的具体类和Room。

对话框页面：Comparator

Project Options对话框中的Comparator标签可以设置将在编译项目时将报告或忽略的具体文件间差异。通常情况下，仅在向PCB添加额外细节（例如，设计规则）并且不希望在设计同步期间删除这些设置时，才需要更改该标签内的设置。如果需要进行更细致的控制，则可以使用各项比较设置有选择地控制比较器。

就本教程而言，您只需确认已如下图所示启用Ignore Rules Defined in PCB Only选项即可。

Comparator标签用于精确配置比较引擎将检查的差异。

就本教程而言，您只需确认已如下图所示启用Ignore Rules Defined in PCB Only选项即可。

主页面：Verifying Your Design Project

项目确认将校验设计文档中存在的制图和电气规则错误，并在Messages面板中详细说明所有警告和错误。鉴于您已经在Project Options对话框的Error Checking和Connection Matrix标签中设置了规则，您现在可以开始检查设计了。

如需验证项目并进行错误校验，请从主菜单中选择Project » Validate PCB Project Multivibrator.PrjPcb。

使用Messages面板来定位和解决设计警告和错误；双击警告/错误以交叉探测该对象。

接下来，您需要在电路中故意引入错误并再次确认项目：

在完成本部分教程之前，让我们先来修复原理图中的错误吧。

当您双击Messages面板中的错误时：

除了出错的对象以外，整个原理图将渐隐。原理图渐隐量由Dimming级控制，Dimming级则由Preferences对话框System – Navigation页面Highlight Methods部分中的下滑块设置。单击原理图上的任意位置以清除调光。

← 上节课

下节课 →